



(12)发明专利申请

(10)申请公布号 CN 109584787 A

(43)申请公布日 2019.04.05

(21)申请号 201910055158.1

(22)申请日 2019.01.21

(71)申请人 惠科股份有限公司

地址 518000 广东省深圳市宝安区石岩街道水田村民营工业园惠科工业园厂房1、2、3栋,九州阳光1号厂房5、7楼

(72)发明人 吴川

(74)专利代理机构 深圳中一专利商标事务所

44237

代理人 高星

(51) Int.Cl.

G09G 3/32(2016.01)

G09G 3/3208(2016.01)

G09G 3/36(2006.01)


权利要求书2页 说明书7页 附图4页

(54)发明名称

一种显示面板的驱动电路、驱动方法及显示装置

(57) 摘要

本申请属于显示技术领域，提供了一种显示面板的驱动电路、驱动方法以及显示装置，通过第一开关单元、第二开关单元、第三开关单元以及第四开关单元根据第一扫描线提供的第一扫描信号、第二扫描线提供的第二扫描信号以及第三扫描线提供的第三扫描信号对数据线提供的数据电压信号和电源线提供的电源信号的导通和关断进行控制，以对第一电容单元和第二电容单元进行充电，从而使得流过发光单元的电流不受开关单元中的阈值电压的影响，避免了发光单元出现显示不均的问题。



1. 一种显示面板的驱动电路，其特征在于，包括：

第一开关单元，所述第一开关单元的输入端与数据线连接，所述第一开关单元的控制端与第一扫描线连接，设置为根据所述第一扫描线输入的第一扫描信号控制所述数据线提供的数据电压信号的导通和关断；

第一电容单元，所述第一电容单元的第一端与所述第一开关单元的输出端连接；

第二电容单元，所述第二电容单元的第一端与所述第一电容单元的第二端连接，所述第二电容单元的第二端与电源线连接，所述电源线设置为提供电源信号；

第二开关单元，所述第二开关单元的输入端与所述电源线连接，所述第二开关单元的控制端与第二扫描线连接，所述第二扫描线设置为提供第二扫描信号；

第三开关单元，所述第三开关单元的控制端与第三扫描线连接，所述第三扫描线设置为提供第三扫描信号；

第四开关单元，所述第四开关单元的输入端、所述第三开关单元的输出端以及所述第二电容单元的第一端共接，所述第四开关单元的控制端与所述第一开关单元的输出端连接；以及

发光单元，所述发光单元的第一端、所述第四开关单元的输出端以及所述第三开关单元的输入端共接，所述发光单元的第二端与公共电极连接。

2. 如权利要求1所述的显示面板的驱动电路，其特征在于，所述第一开关单元、所述第二开关单元、所述第三开关单元以及所述第四开关单元为电子开关管。

3. 如权利要求2所述的显示面板的驱动电路，其特征在于，所述电子开关管为N型薄膜晶体场效应管；

所述N型薄膜晶体场效应管的漏极为所述电子开关管的输入端，所述N型薄膜晶体场效应管的源极为所述电子开关管的输出端，所述N型薄膜晶体场效应管的栅极为所述电子开关管的控制端。

4. 如权利要求1所述的显示面板的驱动电路，其特征在于，所述第一电容单元包括第一电容，所述第一电容的第一端作为所述第一电容单元的第一端，所述第一电容的第二端作为所述第一电容单元的第二端。

5. 如权利要求1所述的显示面板的驱动电路，其特征在于，所述第二电容单元包括第二电容，所述第二电容的第一端作为所述第二电容单元的第一端，所述第二电容的第二端作为所述第二电容单元的第二端。

6. 如权利要求1所述的显示面板的驱动电路，其特征在于，所述发光单元包括微发光二极管，所述微发光二极管的阳极为所述发光单元的第一端，所述微发光二极管的阴极为所述发光单元的第二端。

7. 如权利要求2所述的显示面板的驱动电路，其特征在于，所述电子开关管为多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化锌基薄膜晶体管或有机薄膜晶体管中的任意一项。

8. 一种如权利要求1-7中任一项所述的驱动电路的驱动方法，其特征在于，所述方法包括：

在初始化阶段，将所述第一扫描信号、所述第二扫描信号以及所述第三扫描信号设置为高电平，将所述数据电压信号设置为第一数据电压；

在阈值电压补偿阶段，将所述第一扫描信号和所述第二扫描信号设置为低电平，将所

述第三扫描信号设置为高电平,将所述数据电压信号设置为第一数据电压;

在充电阶段,将所述第一扫描信号和所述第三扫描信号设置为高电平,将所述第二扫描信号设置为低电平,将所述数据电压信号设置为第二数据电压;

在发光阶段,将所述第一扫描信号和所述第三扫描信号设置为低电平,所述第二扫描信号设置为高电平,所述数据电压信号设置为第三数据电压。

9. 如权利要求8所述的驱动方法,其特征在于,在所述初始化阶段,所述第一电容单元的第一端和第二端之间的电压差大于所述第四开关单元的阈值电压。

10. 一种显示装置,其特征在于,包括:

显示面板;以及

控制单元,其中,所述控制单元包括如权利要求1~7任一项所述的驱动电路。

一种显示面板的驱动电路、驱动方法及显示装置

技术领域

[0001] 本申请属于显示技术领域，尤其涉及一种显示面板的驱动电路、驱动方法及显示装置。

背景技术

[0002] 随着显示技术的不断发展，液晶面板、显示器等显示设备不断向着高分辨率、大屏化、低功耗、低成本的方向发展。液晶面板包括成行和成列的像素单元，在液晶面板工作时，栅极驱动信号控制像素单元中的薄膜晶体管(Thin Film Transistor, TFT)的开启和关闭，从而完成液晶面板的行扫描，实现液晶面板显示图像的功能，为了提升显示效果，通常对显示面板采用主动阵列LED驱动电路进行驱动。

[0003] 然而，由于薄膜晶体管在长时间的栅极应力(gate stress)下会因为阈值电压的漂移而使得薄膜晶体管的电流发生漂移，从而导致微发光二极管出现显示不均的问题。

申请内容

[0005] 本申请实施例提供一种显示面板的驱动电路、驱动方法及显示装置，旨在解决由于薄膜晶体管在长时间的栅极应力(gate stress)下会因为阈值电压的漂移而使得薄膜晶体管的电流发生漂移，从而导致微发光二极管出现显示不均的问题。

[0006] 本申请实施例提供了一种显示面板的驱动电路，包括：

[0007] 第一开关单元，所述第一开关单元的输入端与数据线连接，所述第一开关单元的控制端与第一扫描线连接，设置为根据所述第一扫描线输入的第一扫描信号控制所述数据线提供的数据电压信号的导通和关断；

[0008] 第一电容单元，所述第一电容单元的第一端与所述第一开关单元的输出端连接；

[0009] 第二电容单元，所述第二电容单元的第一端与所述第一电容单元的第二端连接，所述第二电容单元的第二端与电源线连接，所述电源线设置为提供电源信号；

[0010] 第二开关单元，所述第二开关单元的输入端与所述电源线连接，所述第二开关单元的控制端与第二扫描线连接，所述第二扫描线设置为提供第二扫描信号；

[0011] 第三开关单元，所述第三开关单元的控制端与第三扫描线连接，所述第三扫描线设置为提供第三扫描信号；

[0012] 第四开关单元，所述第四开关单元的输入端、所述第三开关单元的输出端以及所述第二电容单元的第一端共接，所述第四开关单元的控制端与所述第一开关单元的输出端连接；以及

[0013] 发光单元，所述发光单元的第一端、所述第四开关单元的输出端以及所述第三开关单元的输入端共接，所述发光单元的第二端与公共电极连接。

[0014] 可选的，所述第一开关单元、所述第二开关单元、所述第三开关单元以及所述第四开关单元为电子开关管。

[0015] 可选的，所述电子开关管为N型薄膜晶体场效应管；

[0016] 所述N型薄膜晶体场效应管的漏极为所述电子开关管的输入端，所述N型薄膜晶体

场效应管的源极为所述电子开关管的输出端,所述N型薄膜晶体场效应管的栅极为所述电子开关管的控制端。

[0017] 可选的,所述第一电容单元包括第一电容,所述第一电容的第一端作为所述第一电容单元的第一端,所述第一电容的第二端作为所述第一电容单元的第二端。

[0018] 可选的,所述第二电容单元包括第二电容,所述第二电容的第一端作为所述第二电容单元的第一端,所述第二电容的第二端作为所述第二电容单元的第二端。

[0019] 可选的,所述发光单元包括微发光二极管,所述微发光二极管的阳极为所述发光单元的第一端,所述微发光二极管的阴极为所述发光单元的第二端。

[0020] 可选的,所述电子开关管为多晶硅薄膜晶体管、非晶硅薄膜晶体管、氧化锌基薄膜晶体管或有机薄膜晶体管中的任意一项

[0021] 本申请实施例还提出了一种如上述任一项所述的驱动电路的驱动方法,所述方法包括:

[0022] 在初始化阶段,将所述第一扫描信号、所述第二扫描信号以及所述第三扫描信号设置为高电平,将所述数据电压信号设置为第一数据电压;

[0023] 在阈值电压补偿阶段,将所述第一扫描信号和所述第二扫描信号设置为低电平,将所述第三扫描信号设置为高电平,将所述数据电压信号设置为第一数据电压;

[0024] 在充电阶段,将所述第一扫描信号和所述第三扫描信号设置为高电平,将所述第二扫描信号设置为低电平,将所述数据电压信号设置为第二数据电压;

[0025] 在发光阶段,将所述第一扫描信号和所述第三扫描信号设置为低电平,所述第二扫描信号设置为高电平,所述数据电压信号设置为第三数据电压。

[0026] 可选的,在所述初始化阶段,所述第一电容单元的第一端和第二端之间的电压差大于所述第四开关单元的阈值电压。

[0027] 本申请实施例还提出了一种显示装置,包括:

[0028] 显示面板;以及

[0029] 控制单元,其中,所述控制单元包括如上述任一项所述的驱动电路。

[0030] 本申请实施例提供了一种显示面板的驱动电路、驱动方法以及显示装置,通过第一开关单元、第二开关单元、第三开关单元以及第四开关单元根据第一扫描线提供的第一扫描信号、第二扫描线提供的第二扫描信号以及第三扫描线提供的第三扫描信号对数据线提供的数据电压信号和电源线提供的电源信号的导通和关断进行控制,以对第一电容单元和第二电容单元进行充电,从而使得流过发光单元的电流不受开关单元中的阈值电压的影响,避免了发光单元出现显示不均的问题。

附图说明

[0031] 为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。

[0032] 图1为本申请的一个实施例提供的显示面板的驱动电路的结构示意图;

[0033] 图2为本申请的另一个实施例提供的显示面板的驱动电路的结构示意图;

- [0034] 图3为本申请的一个实施例提供的驱动方法的流程示意图；
- [0035] 图4为本申请一个实施例提供的驱动方法的驱动时序示意图；
- [0036] 图5为本申请的一个实施例提供的显示装置的结构示意图。

具体实施方式

[0037] 为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

[0038] 本申请的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是设置为区别不同对象，而非设置为描述特定顺序。

[0039] 图1为本申请的一个实施例提供的显示面板的驱动电路的结构示意图。如图1所示，本实施例中的显示面板的驱动电路，包括：

[0040] 第一开关单元10，所述第一开关单元的输入端与数据线连接，所述第一开关单元10的控制端与第一扫描线连接，设置为根据所述第一扫描线输入的第一扫描信号控制所述数据线提供的数据电压信号的导通和关断；

[0041] 第一电容单元101，所述第一电容单元101的第一端与所述第一开关单元10的输出端连接；

[0042] 第二电容单元102，所述第二电容单元102的第一端与所述第一电容单元101的第二端连接，所述第二电容单元102的第二端与电源线连接，所述电源线设置为提供电源信号；

[0043] 第二开关单元20，所述第二开关单元20的输入端与所述电源线连接，所述第二开关单元20的控制端与第二扫描线连接，所述第二扫描线设置为提供第二扫描信号；

[0044] 第三开关单元30，所述第三开关单元30的控制端与第三扫描线连接，所述第三扫描线设置为提供第三扫描信号；

[0045] 第四开关单元40，所述第四开关单元40的输入端、所述第三开关单元30的输出端以及所述第二电容单元102的第一端共接，所述第四开关单元40的控制端与所述第一开关单元10的输出端连接；以及

[0046] 发光单元103，所述发光单元103的第一端、所述第四开关单元40的输出端以及所述第三开关单元30的输入端共接，所述发光单元103的第二端与公共电极VSS连接。

[0047] 在一个实施例中，第一扫描信号、第二扫描信号以及第三扫描信号由显示装置中的时序控制器(Tcon)提供。

[0048] 在一个实施例中，所述第一开关单元、所述第二开关单元、所述第三开关单元以及所述第四开关单元为电子开关管。

[0049] 在一个实施例中，所述电子开关管为N型薄膜晶体场效应管；

[0050] 所述N型薄膜晶体场效应管的漏极为所述电子开关管的输入端，所述N型薄膜晶体

场效应管的源极为所述电子开关管的输出端,所述N型薄膜晶体场效应管的栅极为所述电子开关管的控制端。

[0051] 图2为本申请的另一个实施例提供的显示面板的驱动电路的结构示意图。参见图2,在一个实施例中,所述第一电容单元101包括第一电容C1,所述第一电容C1的第一端作为所述第一电容单元101的第一端,所述第一电容C1的第二端作为所述第一电容单元101的第二端。

[0052] 在一个实施例中,第一电容单元101还可以为多个电容的串联或者并联,例如,多个串联的电容的第一端作为第一电容单元101的第一端,多个串联的电容的第二端作为第一电容单元101的第二端。

[0053] 参见图2,在一个实施例中,所述第二电容单元102包括第二电容,所述第二电容C2的第一端作为所述第二电容单元102的第一端,所述第二电容C2的第二端作为所述第二电容单元102的第二端。

[0054] 在一个实施例中,第二电容单元102还可以为多个电容的串联或者并联,例如,多个串联的电容的第一端作为第二电容单元102的第一端,多个串联的电容的第二端作为第二电容单元102的第二端。

[0055] 参见图2,在一个实施例中,所述发光单元103包括微发光二极管uLED,所述微发光二极管uLED的阳极为所述发光单元103的第一端,所述微发光二极管uLED的阴极为所述发光单元103的第二端。

[0056] 参见图2,在一个实施例中,第一开关单元10包括第一薄膜晶体管M1,第一薄膜晶体管M1的漏极为第一开关单元10的输入端,第一薄膜晶体管M1的源极为第一开关单元10的输出端,第一薄膜晶体管M1的栅极为第一开关单元10的控制端。

[0057] 参见图2,在一个实施例中,第二开关单元20包括第二薄膜晶体管M2,第二薄膜晶体管M2的漏极为第二开关单元20的输入端,第二薄膜晶体管M2的源极为第二开关单元20的输出端,第二薄膜晶体管M2的栅极为第二开关单元20的控制端。

[0058] 参见图2,在一个实施例中,第三开关单元30包括第三薄膜晶体管M3,第三薄膜晶体管M3的漏极为第三开关单元30的输入端,第三薄膜晶体管M3的源极为第三开关单元30的输出端,第三薄膜晶体管M3的栅极为第三开关单元30的控制端。

[0059] 参见图2,在一个实施例中,第四开关单元40包括第四薄膜晶体管M4,第四薄膜晶体管M4的漏极为第四开关单元40的输入端,第四薄膜晶体管M4的源极为第四开关单元40的输出端,第四薄膜晶体管M4的栅极为第四开关单元40的控制端。

[0060] 在一个实施例中,将第一开关单元10的输出端设置为节点n,将第二开关单元20的输出端设置为节点m。

[0061] 在一个实施例中,公共电极VSS设置一个预设的电压信号,该电压信号设置为提高驱动电路的稳定性。

[0062] 在一个实施例中,公共电极VSS可以直接接地。

[0063] 参见图2,本申请实施例还提出了一种显示面板的驱动电路,包括:

[0064] 第一薄膜晶体管M1,所述第一薄膜晶体管M1的漏极与数据线连接,所述第一薄膜晶体管M1的栅极与第一扫描线连接,设置为根据所述第一扫描线输入的第一扫描信号控制所述数据线提供的数据电压信号的导通和关断;

- [0065] 第一电容C1，所述第一电容C1的第一端与所述第一薄膜晶体管M1的源极连接；
- [0066] 第二电容C2，所述第二电容C2的第一端与所述第一电容C1的第二端连接，所述第二电容C2的第二端与电源线连接，所述电源线设置为提供电源信号；
- [0067] 第二薄膜晶体管M2，所述第二薄膜晶体管M2的漏极与所述电源线连接，所述第二薄膜晶体管M2的栅极与第二扫描线连接，所述第二扫描线设置为提供第二扫描信号；
- [0068] 第三薄膜晶体管M3，所述第三薄膜晶体管M3的栅极与第三扫描线连接，所述第三扫描线设置为提供第三扫描信号；
- [0069] 第四薄膜晶体管M4，所述第四薄膜晶体管M4的漏极、所述第三薄膜晶体管M3的源极以及所述第二电容C2的第一端共接，所述第四薄膜晶体管M4的栅极与所述第一薄膜晶体管M1的源极连接；以及
- [0070] 微发光二极管uLED，所述微发光二极管uLED的正极、所述第四薄膜晶体管M4的源极以及所述第三薄膜晶体管M3的漏极共接，所述微发光二极管uLED的阴极与公共电极VSS连接。
- [0071] 在一个实施例中，将第一薄膜晶体管M1的源极设置为节点n，将第二薄膜晶体管M2的源极设置为节点m。
- [0072] 在一个实施例中，公共电极VSS设置一个预设的电压信号，该电压信号设置为提高驱动电路的稳定性。
- [0073] 在一个实施例中，公共电极VSS可以直接接地。
- [0074] 图3为本申请的一个实施例提供的一种上述任一项实施例所述的显示面板的驱动电路的驱动方法的流程示意图。参见图3，本实施例中的驱动方法包括：
- [0075] 在初始化阶段，将所述第一扫描信号、所述第二扫描信号以及所述第三扫描信号设置为高电平，所述数据电压信号设置为第一数据电压；
- [0076] 在阈值电压补偿阶段，将所述第一扫描信号和所述第二扫描信号设置为低电平，所述第三扫描信号设置为高电平，所述数据电压信号设置为第一数据电压；
- [0077] 在充电阶段，将所述第一扫描信号设置为高电平，所述第二扫描信号设置为低电平，所述第三扫描信号设置为高电平，所述数据电压信号设置为第二数据电压；
- [0078] 在发光阶段，将所述第一扫描信号和所述第三扫描信号设置为低电平，所述第二扫描信号设置为高电平，所述数据电压信号设置为第三数据电压。
- [0079] 在一个实施例中，在所述初始化阶段，所述第一电容单元的第一端和第二端之间的电压差大于所述第四开关单元的阈值电压。
- [0080] 图4为本申请一个实施例提供的驱动方法的驱动时序示意图。
- [0081] 如图4所示，在对驱动电路的驱动过程中，整个驱动过程分为四个阶段，包括初始化阶段T1、阈值电压补偿阶段T2、充电阶段T3以及发光阶段T4。
- [0082] 具体的，一帧时间 $T = (T1+T2+T3+T4) \cdot t$, t为扫描线的数目，也就是一帧画面扫描的次数，若扫描频率为60HZ，则一帧时间 $T = 1/60 = 16.7\text{ms}$ ，若扫描频率为120HZ，则一帧时间 $T = 1/120 = 8.33\text{ms}$ ，例如，对于高解析度 (High Definition, HD) 1366*768，有768条gate线，t=768，对应的 $T1+T2+T3+T4 = 21.7\mu\text{s}$ (60HZ情况，也可以为120HZ, 120HZ对应扫描t=10.85μs)，对于全高清 (Full High Definition, FHD) 解析度，t=1080，对应的 $T1+T2+T3+T4 = 15.4\mu\text{s}$ ，对于4K解析度，即4096×2160的像素分辨率，t=2160，对应的 $T1+T2+T3+T4 = 7.7$

μs。

[0083] 在一个实施例中,公共电极VSS设置一个预设的电压信号,该电压信号设置为提高驱动电路的稳定性。

[0084] 在初始化阶段T1,第一扫描信号Gate1、第二扫描信号Gate2以及第三扫描信号Gate3均为高电平,此时,第一薄膜晶体管M1、第二薄膜晶体管M2以及第三薄膜晶体管M3均处于导通状态,数据线提供的数据电压信号为第一数据电压VREF,电源线提供的电源信号的电压为VDD,因此,节点n处的电压Vn=VREF,节点m处的电压Vm=VDD,节点m与节点n之间的电压差为Vmn=VDD-VREF。

[0085] 在一个实施例中,VDD-VREF>VTH4,其中,VTH4为第四薄膜晶体管的阈值电压。

[0086] 在阈值电压补偿阶段T2,第一扫描信号Gate1和第二扫描信号Gate2设置为低电平,导致第一薄膜晶体管M1和第二薄膜晶体管M2均处于关断状态,此时,节点m和节点n处于悬空状态,由于衬偏效应(Substrate Bias Effect),即阈值电压会随着偏压的改变而改变,第四薄膜晶体管M4的阈值电压VTH4会随着节点m处的电压Vm的减小而增大,在衬偏效应下,第四薄膜晶体管M4的阈值电压VTH4_eff=a*(VDD-Vm)+VTH4,其中,a为衬偏效应系数常数,因此,在第四薄膜晶体管M4的阈值电压VTH4_eff达到VDD-VREF后,两个相邻的像素的驱动电路中的节点m的压差ΔVm=ΔVTH4/a。

[0087] 在充电阶段T3,数据线提供的数据电压信号为VData,在本阶段完成数据电压信号的写入,具体的,在充电阶段T3,第一扫描信号Gate1设置为高电平VGH,此时,第一薄膜晶体管M1导通,第二数据电压VData写入到节点n,由于电容耦合效应,节点m的电压变化值为:

$$[0088] \Delta V_m = \left(1 - \frac{C_2}{C_1 + C_2}\right) \Delta V_n ;$$

[0089] 因此,两个相邻的像素的驱动电路中的节点m的压差ΔVm为:

$$[0090] \Delta V_m = \frac{C_2}{(C_1 + C_2) * a} \Delta V_{th4} ;$$

[0091] 此时,节点m与节点n之间的电压差储存在第一电容C1中。

[0092] 在发光阶段T4,第三扫描信号Gate3设置为低电平,第二扫描信号Gate2设置为高电平,此时,第二薄膜晶体管M2导通,导致节点m和节点n处的电压都随之增大,在两个相邻的像素的驱动电路中,流过第一个微发光二极管uLED的电流为:

$$[0093] I_{\mu LED1} = \frac{1}{2} k (V_{DD} - V_{m1} - |V_{th4_1}|)^2 ;$$

[0094] 流过第二个微发光二极管uLED的电流为:

$$[0095] I_{\mu LED2} = \frac{1}{2} k [V_{DD} - V_{m2} - (|V_{th4_1}| + |\Delta V_{th4}|)]^2 \\ = \frac{1}{2} k [V_{DD} - V_{n1} - |V_{th4_1}| + (\frac{C_2}{(C_1 + C_2)a} - 1) |\Delta V_{th4}|]^2 ;$$

[0096] 其中,Vm1、Vm2分别为两个相邻的像素的驱动电路中的节点m处的电压,Vth4_1为第一个驱动电路中的第四薄膜晶体管M4的阈值电压,第四薄膜晶体管M4作为驱动电路的驱动开关管。

[0097] 具体的,在上述公式中,k为半导体层迁移率相关的一个常数.k=u • Cox • W/L,u为半导体层的电子迁移率,Cox为薄膜晶体管器件的金属绝缘半导体(metal-insulator-

semiconductor,MIS) 结构的单位面积电容,W/L为TFT沟道的宽长比。

[0098] 由以上公式可知,流过第四薄膜晶体管M4的电流是与阈值电压VTH4不相关的公式,此时,第四薄膜晶体管M4作为驱动电路中的驱动开关管,因此,驱动开关管的阈值电压漂移对微发光二极管uLED的驱动电流IuLED无较大影响,从而可以得到高质量的显示图像。

[0099] 图5为本申请的一个实施例提供的显示装置的结构示意图。

[0100] 如图5所示,本实施例中的显示装置60,包括:

[0101] 显示面板60;以及

[0102] 控制单元61,其中,所述控制单元61包括如上述任一项所述的驱动电路610。

[0103] 在一个实施例中,显示装置60可以为设置有上述驱动电路610的任意类型的显示装置,例如液晶显示装置(Liquid Crystal Display,LCD)、有机电激光显示(Organic Electroluminescence Display,OLED)显示装置、量子点发光二极管(Quantum Dot Light Emitting Diodes,QLED)显示装置或曲面显示装置等。

[0104] 在一个实施例中,显示面板62包括由多行像素和多列像素组成的像素阵列。

[0105] 在一个实施例中,控制单元61,可以通过通用集成电路,例如中央处理器(Central Processing Unit,CPU),或通过专用集成电路(Application Specific Integrated Circuit,ASIC)来实现。

[0106] 本申请实施例提供了一种显示面板的驱动电路、驱动方法以及显示装置,通过第一开关单元、第二开关单元、第三开关单元以及第四开关单元根据第一扫描线提供的第一扫描信号、第二扫描线提供的第二扫描信号以及第三扫描线提供的第三扫描信号对数据线提供的数据电压信号和电源线提供的电源信号的导通和关断进行控制,以对第一电容单元和第二电容单元进行充电,从而使得流过发光单元的电流不受开关单元中的阈值电压的影响,避免了发光单元出现显示不均的问题。

[0107] 本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random Access Memory,RAM)等。

[0108] 以上所述仅为本申请的可选的实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本申请的保护范围之内。




图1




图2




图3




图4




图5

专利名称(译)	一种显示面板的驱动电路、驱动方法及显示装置		
公开(公告)号	CN109584787A	公开(公告)日	2019-04-05
申请号	CN201910055158.1	申请日	2019-01-21
[标]申请(专利权)人(译)	惠科股份有限公司		
申请(专利权)人(译)	惠科股份有限公司		
当前申请(专利权)人(译)	惠科股份有限公司		
[标]发明人	吴川		
发明人	吴川		
IPC分类号	G09G3/32 G09G3/3208 G09G3/36		
CPC分类号	G09G3/32 G09G3/3208 G09G3/36		
代理人(译)	高星		
外部链接	Espacenet Sipo		

摘要(译)

本申请属于显示技术领域，提供了一种显示面板的驱动电路、驱动方法以及显示装置，通过第一开关单元、第二开关单元、第三开关单元以及第四开关单元根据第一扫描线提供的第一扫描信号、第二扫描线提供的第二扫描信号以及第三扫描线提供的第三扫描信号对数据线提供的数据电压信号和电源线提供的电源信号的导通和关断进行控制，以对第一电容单元和第二电容单元进行充电，从而使得流过发光单元的电流不受开关单元中的阈值电压的影响，避免了发光单元出现显示不均的问题。

